我是廣告 請繼續往下閱讀
觀察全球封裝設備趨勢，工研院產業科技國際策略發展所機械與系統研究組資深產業分析師葉錦清指出，半導體封裝需求近10年由智慧型手機引領，要求高性能、低成本、應用導向；從傳統打線到採用先進的晶圓級封裝（WLP）技術。
以台積電為例，葉錦清表示，台積電深耕CoWoS技術，採用矽穿孔（TSV）的矽晶圓做為載體，在單一元件中整合數枚晶片，可減低功耗、改善系統特性並縮小物件尺寸。
此外，台積電也布局扇出晶圓級封裝技術，成本可比CoWoS低，可省去載板，成本可較傳統的PoP封裝降低2成到3成。
法人指出，相關技術使用在蘋果設計、由台積電獨家代工的應用處理器產品。
為進一步降低晶片封裝成本，工研院產科國際所表示，各大廠積極投入扇出型面板級封裝（FOPLP）技術，今年開始批量生產。不過相較於晶圓級已成熟的加工設備與技術，FOPLP在製程加工技術與自動化加工設備上，廠商仍積極開發。
工研院產科國際所指出，FOPLP與扇出型晶圓級封裝（FOWLP）同樣具備提升電氣性能與I/O密度、支援薄型化設計等，產業將透過更大面積生產降低成本，吸引封測廠與印刷電路板和面板廠商投入。（編輯：楊玫寧）1071115
